

JEITA

電子情報技術産業協会規格

Standard of Japan Electronics and Information Technology Industries Association

JEITA ED-7500B

半導体デバイスの標準外形図 (個別半導体)

**Standard Outlines of Semiconductor Devices
(Discrete Semiconductor Devices)**

1990年9月制定

2015年3月改正

作 成

半導体パッケージ技術小委員会

Technical Committee on Semiconductor Packaging

発 行

一般社団法人 電子情報技術産業協会

Japan Electronics and Information Technology Industries Association

In case of a disagreement between the translation and the original version of the standard or technical report in Japanese, the original version will prevail.

© JEITA :2015 - Copyright - all reserved

No part of this publication may be reproduced or utilized in any form or by any means without permission in writing from the publisher.

Forward

This standard has been prepared by the subcommittee on discrete semiconductor device package, technical committee on semiconductor packaging, Japan Electronics and Information Technology Industries Association (**JEITA**).

This standard is a publication protected by copyright law and no part of this publication may be reproduced or utilized in any form or by any means without permission in writing from the publisher. Attention is called to the possibility that some of the elements of **JEITA** standard may be the subject of patent rights, including patent, utility model, and design registration. **JEITA** shall not be held responsible for identifying any or all such patent rights.

This document, conforming to the style defined in **JEITA TSC-16**, is an individual standard.

まえがき

この規格は、一般社団法人 電子情報技術産業協会（**JEITA**）の半導体パッケージ技術小委員会 個別半導体パッケージサブコミティが作成したものである。

この規格は、著作権法によって保護されている著作物であるため、許可なくこの規格の一部又はすべてを複製・転載することを禁止する。

この **JEITA** 規格は、その一部が工業所有権（特許権，実用新案権，意匠権など）に抵触する可能性に関係なく，制定されている。一般社団法人 電子情報技術産業協会は，このような工業所有権に係る確認について，責任はもたない。

この規格は，**JEITA TSC-16**（電子情報技術産業協会規格類の作成基準）の様式によって作成した個別規格である。

Standard Outlines of Semiconductor Devices (Discrete Semiconductor Devices)

1 Scope

This standard specifies the outline drawings of semiconductor devices (discrete semiconductors).

2 Normative references

The following referenced documents are indispensable for the application of this document. For dated references, only the edition cited applies. For undated references, the latest edition of the referenced document (including any amendment) applies.

JEITA ED-7502A, Manual for the preparation of outline drawings of discrete semiconductor packages

3 Terminology

Terms and definitions follow **JEITA ED-7502A**.

4 Drawings and symbols

Drawings, symbols, and dimensions are shown in the following.

電子情報技術産業協会規格

半導体デバイスの標準外形図 (個別半導体)

Standard Outlines of Semiconductor Devices (Discrete Semiconductor Devices)

1 適用範囲

この規格は、半導体デバイス（個別半導体）の標準外形図を規定する。

2 引用規格

次に掲げる規格は、この規格に引用されることによって、この規格の規定の一部を構成する。これらの引用規格のうちで、西暦年を付記してあるものは、記載の年の版だけがこの規格の規定を構成するものであって、その後の改正版、Amendment 又は追補には適用しない。西暦年を付記していない引用規格は、その最新版（Amendment・追補を含む）を適用する。

JEITA ED-7502A 個別半導体パッケージ個別規格作成マニュアル

3 用語の定義

この規格で用いる用語の定義は、**JEITA ED-7502A** による。

4 照合文字と図面

照合文字と図面、及びその寸法を次に示す。